SPARC M6, SPARC 64X+ が発表されました

この記事を読むのにかかる時間の目安: 約 2 分 15 秒

sparc64x
先日開催された “Hot Chips 25” で、富士通と ORACLE から最新 CPU の SPARC M6 / SPARC 64 X+ が発表されました。
今回は、その概要についてご紹介します。

SPARC M6

SPARC M6 の特徴は、以下の通りです。

・28nm CMOS プロセスで製造
・SPARC M5 譲りの大容量キャッシュメモリを搭載 (48 MB)
・最大 CPU ソケット数が 3 倍に増加 (32→96)
・CPU コア数が 2 倍に増加 (6→12)

12 CPU コアと SPARC M5 譲りの大容量キャッシュメモリを搭載し、高いパフォーマンスを発揮します。

SPARC M5 と比較すると、搭載可能な CPU 数も大幅に増加した事により、さらなる超大規模なシステムの構築ができるようになりました。
企業の基幹システム等において、極めて高い性能を発揮できそうです。

SPARC T/M シリーズ 簡易比較表
SPARC T4 SPARC T5 SPARC M5 SPARC M6
製造プロセス 40 nm 28 nm 28 nm 28 nm
コア数 8 16 6 12
スレッド数 64 128 48 96
L3 キャッシュ 4 MB 8 MB 48 MB 48 MB
最大メモリ (ソケットあたり) 512 GB 512 GB 1 TB 1 TB
PCI-Express 2 * Gen2 2 * Gen3 2 * Gen3 2 * Gen3
最大ソケット数 4 8 32 96
SPARC 64 X+

SPARC 64 X+ は、SPARC 64 X に下記の改良を加えた物です。

・命令の追加・改良
・CPU クロックが向上 (3.0GHz→3.5GHz)
・CPU 間インタフェースの速度向上 (14.5Gbps→25Gbps)
・Software On Chip の強化 (暗号化、データベース処理など)

こちらは SPARC 64 X のマイナーチェンジ版といった感じでしょうか。Software on Chip 等の特徴はそのままに、周波数向上、命令追加、帯域向上等の改良を施した物になっています。
SPARC シリーズの伝統である 1 bit エラー等の回復等の機能を持ち、高い信頼性を要求するシステムの構築に向きます。

SPARC 64 X / SPARC 64 X+ 簡易比較表
SPARC 64 X SPARC 64 X+
製造プロセス 28nm CMOS 28nm CMOS
周波数 3.0 GHz 3.5 GHz 以上 (※1)
CPU 間インタフェース
転送速度
14.5 Gbps 25 Gbps
最大メモリ (ソケットあたり) 1 TB 1 TB
CPU コア数 16 コア 16 コア
L2 キャッシュ 24 MB 24 MB
ピーク性能
(倍精度浮動小数点演算)
382 GFlops 448 GFlops 以上 (※1)

※1 : 発表では “3.5GHz+” とされており、具体的なクロック周波数は明言されていません。

上記の CPU を搭載したサーバ本体の発売時期はまだ発表されていませんが、いつ発表になるのか今から気になるところです。


コメントは受け付けていません。